Intel bekræfter 8th Gen Core på 14nm, datacenter først til nye noder

En hurtig nyhed om information, der kommer ud af Intels årlige Investor Day i Californien. Som bekræftet til Ashraf Eassa af Intel ved arrangementet forbliver Intels 8th Generation Core-mikroarkitektur på 14nm-noden. Dette er en interessant udvikling med nylig lancering af Intels 7th Generation Core produkter, der blev udråbt som 'optimering' bag den nye 'Process-Architecture-Optimization' tre-trins kadens, der havde erstattet den gamle 'tick-tock' kadens. Når Intel strækker 14nm (eller i det mindste en forbedret variant af 14nm, som vi har set på 7th Gen) til en anden generation, får det os til at undre sig over, hvor præcist Intel kan love fremtidig ydelse eller effektivitetsgevinster på designet, medmindre de begynder at implementere mikroarkitektur ændringer.

På trods af dette ville 8th Generation-produktet 'Cannon Lake' være mere gearet til Y og U-delen af ​​Intels køreplan, hvis du skulle tro på, at der var lækkede køreplaner (som vi ikke har bekræftet fra en anden kilde endnu). Dette ringer sandt med en mobil første strategi, som Intel har spejlet med de seneste generationer, således at de mindre chips med lav effekt er ude af produktionslinjen for et nyt produkt først, men vi forventer også, at 10nm også skal være i de mindre chips først også (som det fremgår af CES). Hvor Cannon Lake vil ende i skrivebordet eller virksomhedssegmentet, er dog stadig at se. For at sætte noget lidt mere solidt ind i dette nævnte Ashraf også ord fra Dr. Venkata 'Murthy' Renduchintala, VP og GM for Client og IoT:

'Murthy henviste til det ved arrangementet, processteknisk brug vil være' flydende 'baseret på segment'.

Hvis man læser for meget ind i dette, kan vi begynde at se en blanding af procesnoder for forskellige segmenter på samme tid for forskellige områder af markedet. Det har vi allerede til en vis grad med mainstream-CPU'er og HEDT / Xeon-familierne, men denne formulering ser ud til, at vi muligvis får en anden opdeling mellem forbrugerprodukter eller forbruger og virksomhed. Vi kan komme til et punkt, hvor Intels 'Gen'-navngivningssystem for sine CPU'er dækker to eller flere procesnodvarianter.

Når vi taler om Enterprise-segmentet, er en anden smule information også dukket op, der kommer fra et lysbillede under et foredrag af Diane Bryant (EVP / GM fra Data Center) og blev sendt online af Ashraf. Diaset indeholder ordene 'Datacenter først til næste procesknude'

Vi kan enten tale om procesknudepunkt i form af 'nummer', enten 14nm / 10nm / 7nm, eller af varianter inden for denne proces (høj effekt, høj effektivitet). Man kan måske mistænke, at dette betyder, at Intel bevæger sig hårdt og hurtigt med 10nm til Xeons og store computerprojekter, til trods for at have vist 10nm-silicium på CES tidligere på året. Når det er sagt, er det vigtigt at huske, at datacentermarkedet er stort og inkluderer systemer med høj densitet med mange kerner, f.eks. Atom-kerner, og Intel åbnede for nylig sin 10nm-støberi-forretning til ARM Artisan IP-projekter. Så mens diaset siger 'Datacenter først', henviser det muligvis til DC-projekter baseret på ARM IP i dette segment snarere end store 4-24 + core Xeons. På dette stadie af spillet er det svært at fortælle.

På toppen af ​​alt dette har Intel stadig ekstrem tillid til sin støberi-forretning. Et billede udgivet af Dick James fra Siliconics fra livestreamen viser, at Intel forventer at have en tre-årig procesknudefordel, når dens konkurrenter (Samsung, TSMC) begynder at lancere 10nm:

Jeg har været kortfattet med denne nyhed af en grund - på dette tidspunkt er der mange bolde i luften med mange forskellige måder at tage disse oplysninger på, og Investor-dagen slår ned på samtaler og slutter med mindre 1-on- 1 møder. Vi kan få yderligere præciseringer om denne nyhed som dagen går videre.

Opdater 1: Ved at tale med Diane Bryant, bliver datacentret nye nodes først 'opnået ved at bruge flere små dyser på en enkelt pakke. Men i stedet for at bruge en multi-chip-pakke som i tidligere multi-core produkter bruger Intel EMIB som vist på ISSCC: et MCP / 2.5D interposer-lignende design med en Embedded Multi-Die Interconnect Bridge (EMIB).


En Intel Slide fra ISSCC, via PC Watch

Oprindeligt blev EMIB tænkt som en teknologi, der vedrører Intels køb af Altera og potentielle fremtidige indlejrede FPGA-design, og i betragtning af ovenstående billede og kommentarer lavet på Investor Day ser det ud til, at der også er andre planer for denne teknologi. Fordelen ved at bruge flere mindre dyser over en stor monolitisk 600mm2-dør er typisk relateret til omkostninger og udbytte, men EMIB-teknologien skal også være op til par, og der kan være en ventetid eller kompatibilitetsafvejning.

Kilde

Giv en kommentar

Dette websted bruger Akismet til at reducere spam. Lær, hvordan dine kommentardata behandles.