Microsoft løfter låget på nogle Intel Skylake-EP detaljer via Open Compute Project

Som en del af European Digital Infrastructure Summit i London i denne uge løfter Microsofts Azure-team låget på Project Olympus, næste generations hyperscale cloud hardware design og model for open source hardware udvikling, i samarbejde med Open Compute Project (OCP) . Project Olympus beskrives som en måde at omfavne fremtidige platforme i et standardiseret design, ligesom andre OCP-projekter, og open source-standarderne bag platformen giver indsigt i Intels Skylake-EP-platform, kendt som Purley.

Det forekommer underligt at få oplysninger om Skylake-EP på nuværende tidspunkt (teknisk set nævner ingen af ​​dokumenterne Intel, Skylake eller Purley, men det kan dechiffreres som nedenfor), især i betragtning af den nylige udgivelse af Broadwell-E / EP og Intels Tidligere holdning til begrænset dataudgivelse inden lanceringen. Det ser ud til, at de oplysninger, Microsoft giver på topmødet, er blevet sanktioneret, men sommetider sætter to plus to sammen kræver lidt grave.

Alle disse oplysninger er udgivet på Microsoft Azure-bloggen, som linker direkte til OCP-siderne, hvor bundkortspecifikationer og servermekaniske specifikationer leveres i PDF-format.

Det er en stikkontakt, vi har set før, som kan gøre bølger

At være bundkort fyr på AnandTech, jeg springede direkte til bundkort oplysninger. Side 31 i bundkortet giver følgende eksempel bundkort tegning:

Her er et dual-socket design, med et sæt PCIe-slots, nogle strømforbindelser og andre I / O-komponenter (f.eks. Nogle fiber Ethernet). Men syltetøj pakket i midten er to meget store stik. Vi har set disse før, tilbage på Supercomputing 2015, da Intel annoncerede Knights Landing, som er et Xeon Phi-produkt:

Xeon Phi's Knights Landing-design bruger en LGA3647-implementering baseret på sine 72-kerner, 16GB of MCDRAM og seks hukommelseskanaler. Der er mange stifter, fordi der er meget at køre op.

I tidligere generationer af EP-processorer har både EP og E delt samme stik. Hvis jeg ville bruge min E5-2699 v4 Broadwell-EP LGA2011-3-processor i et X99-forbrugermodul i stedet for en i7-6950X, kunne jeg det. I det væsentlige har alle Core og alle Xeon E5-processorer delet en fælles stikkontakt, hvilket gør det nemt for 1P / 2P / 4P-processorer at dele rundt. Hvis Purley / Skylake-EP bruger LGA3647-stikket, betyder det en af ​​fire ting.

Den første er, at dette måske ikke er Skylake-EP, og noget mærkeligt som Skylake-EN.

Det andet er, at Skylake-E også vil dele det samme stik og være LGA3647. Det lyder noget uhensigtsmæssigt, da Skylake-EP skal håndtere mindst samme antal kerner som Broadwell-EP, så der ville være mange stifter på en forbrugerplatform uden grund.

Den tredje mulighed er, at Skylake-E og Skylake-EP kommer til at være forskellige stik. Dette vil indikere en splittelse mellem forbruger HEDT og dual-socket arbejdsstationer og servere. På baggrund af tidligere generationsændringer forventes Skylake-E for forbrugere at følge et lignende mønster - omkring 2000-stifter i et enkeltstikdesign. Men hvis Skylake-EP gør hoppet til en væsentligt større stik, specielt til 2P-arbejdsstationer og serverdesign, vil det skabe en forskel på forskellene i potentialet for prisstruktur og implementering.

Den fjerde mulighed strækker sig fra den tredje, og at Skylake-EP vil have to sokkeldesigner afhængigt af kernens størrelse. For Broadwell-EP var der tre designs til silicium nedenunder - et lavt kerneantal (LCC), et middelkjernetælling (MCC) og et ekstremt kerneantal (XCC). Hvis Intel splitter op i stikkene, kan det være tilfældet, at kun XCC eller MCC + XCC siderne af ligningen bruger LGA3647. LCC-design bruges i hvert fald til forbrugerne E-serien, så Intel kan beslutte at lave EP-lavkernedesignerne på den mindre stikkontakt. Der er et væld af muligheder her.

Jeg hørte du gerne RAM. Jeg hørte du lide opbevaring.

På den primære Microsoft Azure-side blev der givet et praktisk diagram over et eksempel maskine (med nogle områder blacked out):

Her ser vi bundkortet fra billedet ovenfor ved hjælp af to lavprofil kølelager med kobberrør, der giver en valgfri køleribat indeni chassiset. Til siderne af hver af stikkontakterne er store sorte firkanter, der angiver, hvor DDR4-hukommelsen skal gå. Nærmere bunden af ​​bordet er netværksimplementeringer (50G er mærket) og PCIe-slidser, der passer til tre FHHL-kort med fuld længde (FHHL). Interessant på højre side har vi mærket 'op til 8 M.2 NVMe SSD'er'.

Tilbage til bundkortspecifikationen ser vi listen over svarte områder sammen med en mere omfattende rækkefølge af mulige konfigurationer:

Der er pletter til op til 32 DIMM'er, hvilket gør 16 pr. Stikkontakt. Afhængigt af hvor mange hukommelsescontrollere CPU'en har, kan dette betyde 8-kanal og 2 DIMM'er pr. Kanal (DPC) eller 4-kanal og 4 DPC. Ingen steder angiver den den maksimale DRAM-understøttelse pr. CPU, men DDR4 LRDIMM er i øjeblikket på 256GB / modul, hvilket betyder et potentielt maksimum på 4TB pr. CPU eller 8TB pr. System. Vi forventer, at Skylake-EP også understøtter 3D XPoint på et tidspunkt.

På denne liste over support nævner også op til 12 SATA-enheder, op til 3 FHHL-kort og to PCIe x8-slots, der kan understøtte to M.2-moduler hver. Så det er her 8x M.2 kommer ind - hvis vi får fire fra to PCIe x8 slots og kombinerer dette med op til fire M.2 Direct Attach-moduler, der gør otte.

Det øverste niveau blokdiagram er også et besøg værd. Patrick fra STH specifikt påpeger PCIe 3.0 support til platformen:

På højre side tilføjer alle PCIe-numrene, og det kommer til 88 PCIe 3.0 baner eller 44 pr. CPU. Dette ville være en opgradering på 40-banerne pr. CPU, der for øjeblikket er på Broadwell-EP. Der er også mulighed for PCIe baner til brug med mini-SAS-stik på venstre side. Teknisk set kræver BMC også et PCIe-link.

Så når?

I betragtning af de lange produktcykler i Intels EP-platforme, og det faktum, at de store syv cloud-udbydere har en masse overflytning over salg, betyder det højst sandsynligt, at de tester og integrerer den næste generation af hardware. Udgivelsen til offentligheden og mindre spillere i OCP-rummet er lang og langsom. Vi forventer ikke Skylake-E / EP, før vi går godt ind i 2017, hvis ikke året efter, så oplysninger vil helt sikkert være på den langsomt brænde. Supercomputing 2016 foregår i Utah om et par uger, og selv om vi ikke vil være der på grund af planlægning, kan noget komme ud af træarbejdet. Vi holder øjnene skrællet.

kilde: microsoft, ServeTheHome

Galleri: Projekt Olympus Universal Motherboard specifikation PDF

Galleri: Projekt Olympus Server Mekanisk Specifikation PDF

Giv en kommentar

Dette websted bruger Akismet til at reducere spam. Lær, hvordan dine kommentardata behandles.