NVIDIA afslører Next Generation Tegra SoC; Parker indgående?

While NVIDIA has been rather quiet about the SoC portion of the DRIVE PX 2, it’s unmistakable that a new iteration of the Tegra SoC is present.

GPU'erne og SoC'erne for DRIVE PX 2 er fremstillet på TSMCs 16nm FinFET-processer, hvilket er noget, som vi endnu ikke har set fra NVIDIA. Den anden åbenlyse forskel er CPU-konfigurationen. Mens Tegra X1 havde fire Cortex A57 og fire Cortex A53, har denne nye SoC (Tegra P1?) Fire Cortex A57 og to Denver CPU'er. I øjeblikket er det ikke klart, om dette er den samme iteration af Denver-arkitekturen, som vi så i Tegra K1. Uanset hvilken arkitektur det er, ser vi dog stadig på en CPU-arkitektur, der i det mindste delvist er en ARM-ordre-kerne med en bred, ude af drift VLIW-kerne, der er afhængig af dynamisk kodeoptimering for at oversætte ARM-instruktioner til VLIW kerne ISA.

Based on the description of the SoC, while NVIDIA is not formally announcing this new SoC or giving it a name at this time, the feature set lines up fairly well with the original plans for the SoC known as Parker. Before it was bumped to make room for Tegra X1, it had been revealed that Parker would be NVIDIA’s first 16nm FinFET SoC, and would contain Denver CPU cores, just like this new SoC.


NVIDIA’s Original 2013 Tegra Roadmap, The Last Sighting of Parker

Of course Parker was also said to include a Maxwell GPU, whereas NVIDIA has confirmed that this new Tegra is Pascal based. Though with Parker’s apparent delay, an upgrade to Pascal makes some sense here. Otherwise we have limited information on the GPU at present besides its Pascal heritage; NVIDIA is not disclosing anything about the number of CUDA cores or other features.

NVIDIA Tegra specifikation sammenligning
X12016 “Parker”
CPU-kerner4x ARM Cortex A57 +
4x ARM Cortex A53
2x NVIDIA Denver +
4x ARM Cortex A57
CUDA Cores256?
Memory Clock1600MHz (LPDDR4)?
Hukommelse Bus Bredde64-bit?
FP16 Peak1024 GFLOPS?
FP32 Peak512 GFLOPS?
GPU ArkitekturMaxwellPascal
Manufacturing ProcessTSMC 20nm SoCTSMC 16nm FinFET

But for now the bigger story is the new Tegra’s CPU configuration. Needless to say, this is at least somewhat of an oddball architecture. As Denver is a custom CPU core, we’re looking at a custom interconnect by NVIDIA to make the Cortex A57 and Denver cores work together. The question then is why would NVIDIA want to pair up Denver CPU cores with also relatively high performng Cortex A57 cores?

I det mindste en del af svaret vil stole på, om NVIDIAs softwarestak enten bruger de to klynger i et klyngemigreringsskema eller en slags HMP-skema. Kommentarer fra NVIDIA under deres pressekonference tyder på, at de mener, at Denver-kernerne på det nye Tegra vil tilbyde bedre enkelttrådede ydelser end A57'erne. Uden at vide mere om versionen af ​​Denver i den nye Tegra, er dette noget overraskende, da det er temmelig offentligt, at Denver har haft problemer, når man beskæftiger sig med kode, der ikke ligner en ikke-forgreningssløjfe, og mere besværlig endnu kodegenerering for Denver kan tage en temmelig betydelig tid. Som vi så med Denver TK1, kan Cortex A57 faktisk være hurtigere ur til ur, hvis koden er særlig ugunstig for Denver.

Derfor, hvis NVIDIA bruger en traditionel klyngemigration eller HMP-ordning, hvor Denver behandles som en konsekvent hurtigere kerne i alle scenarier, ville jeg i det mindste være lidt bekymret, hvis NVIDIA besluttede at sende denne konfiguration med den samme iteration af Denver som i Tegra K1. Skønt det er lige sandsynligt, har NVIDIA haft over et år til at forfine Denver og muligvis udrulning af en opdateret (og formodentlig hurtigere) version til den nye Tegra. Ellers ville det heller ikke overraske mig, hvis langt de fleste CPU-arbejder til PX 2 køres på A57-klyngen, mens Denver-klyngen behandles som en co-processor af slags, hvor kun specifikke tilfælde endda kan få adgang til Denver-CPU'er.

Giv en kommentar

Dette websted bruger Akismet til at reducere spam. Lær, hvordan dine kommentardata behandles.