Microsoft піднімає плату на деяких деталях Intel Skylake-EP через Open Compute Project

На цьому тижні в Лондоні в рамках саміту Європейської цифрової інфраструктури в Лондоні команда Microsoft Azure підніме кришку на проекті Olympus, обласному обласному обладному дизайні обладнання та моделей для розробки апаратного забезпечення з відкритим кодом, у співпраці з Open Compute Project (OCP) . Проект Olympus описується як спосіб охопити майбутні платформи в стандартизованому дизайні, як і інші проекти OCP, а стандарти відкритого коду, що стоять за платформою, пропонують уявлення про платформу Intel Skylake-EP, відому як Purley.

Дивно, що інформація про Skylake-EP в цей час може бути санкціонована (технічно жоден документ не згадує про Intel, Skylake або Purley, але це може бути розшифровано, як показано нижче), особливо з огляду на нещодавній випуск Broadwell-E / EP та Intel попередня позиція обмеженого випуску даних до запуску. Здається, що інформація, яку надають Microsoft на саміті, була санкціонована, однак іноді для об'єднання двох плюс два потрібно трохи викопати.

Вся ця інформація розміщена на сайті Блог Microsoft Azure, що посилається безпосередньо на сторінки OCP, де специфікації материнської плати та механічні специфікації сервера надаються у форматі PDF.

Це розетка, яку ми бачили раніше, яка може робити хвилі

Будучи хлопцем із материнської плати в AnandTech, я перейшов прямо до інформації про материнську плату. Сторінка 31 документа материнської плати дає такий приклад малюнка материнської плати:

Ось конструкція з двома розетками з набором слотів PCIe, деякими роз'ємами живлення та іншими компонентами вводу / виводу (наприклад, деяким волоконним Ethernet). Але джем, упакований посередині, - це дві дуже великі розетки. Ми бачили це раніше, ще в Supercomputing 2015, коли Intel оголосила Knights Landing, що є продуктом Xeon Phi:

Дизайн Knights Landing Xeon Phi використовує реалізацію LGA3647 на основі ядер 72, 16GB MCDRAM та шести каналів пам'яті. Є багато шпильок, тому що є багато для живлення.

У попередніх поколіннях процесорів EP, як EP, так і E мали спільну розетку. Якщо я хотів би використовувати свій процесор E5-2699 v4 Broadwell-EP LGA2011-3 на материнській платі споживачів X99 замість i7-6950X, я міг би. По суті всі основні та всі процесори Xeon E5 мають спільний сокет, що полегшує обмін процесорами 1P / 2P / 4P. Якщо Purley / Skylake-EP використовує сокет LGA3647, це означає одну з чотирьох речей.

Перший полягає в тому, що це може бути не Skylake-EP, а щось дивне на зразок Skylake-EN.

По-друге, Skylake-E також поділиться тим самим сокетом і буде LGA3647. Це звучить дещо неправдоподібно, враховуючи, що Skylake-EP повинен буде обробляти принаймні таку ж кількість ядер, що і Broadwell-EP, тому на споживчій платформі без жодної причини було б багато штирів.

Третя можливість полягає в тому, що Skylake-E і Skylake-EP будуть різними розетками. Це вказувало б на розрив між споживчими HEDT та робочими станціями з двома розетками та серверами. Враховуючи попередні зміни в поколінні, Skylake-E для споживачів очікується за подібною схемою - навколо штифтів 2000 в одній конструкції розетки. Однак якщо Skylake-EP зробить перехід до значно більшого гнізда, особливо для робочих станцій 2P та серверних конструкцій, це призведе до розширення різниці в потенціалі для структур ціноутворення та впровадження.

Четверта можливість поширюється на третю, і Skylake-EP матиме дві конструкції розеток залежно від розміру серцевини. Для Broadwell-EP існували три конструкції для кремнію внизу - низька кількість ядер (LCC), середня кількість ядер (MCC) і надзвичайна кількість ядер (XCC). Якщо Intel розбиває сокети, можливо, лише LGCX або MCC + XCC сторони рівняння використовують LGA3647. Конструкції LCC зазвичай використовуються для споживчих деталей серії E так чи інакше, тому Intel може вирішити зробити низькі основні конструкції EP на менших розетках. Тут є велика кількість можливостей.

Я чула, що ти любиш ОЗУ. Я чула, як ти зберігаєш.

На головній сторінці Microsoft Azure була надана зручна схема прикладу машини (деякі ділянки затьмарені):

Тут ми бачимо материнську плату із зображення, наведеного вище, використовуючи два низькопрофільних радіатори з мідними трубопроводами, що подають необов’язковий радіатор всередині корпусу. Збоку кожної з розеток розміщені великі чорні квадрати, що вказують, куди має йти пам'ять DDR4. Ближче до нижньої частини плати - це мережеві реалізації (50G позначено міткою) та слоти PCIe, придатні для трьох PCIe-карт на повну висоту, на пів-довжини (FHHL). Цікаво, що на правій стороні ми позначили "до SSND 8 M.2 NVMe".

Повертаючись до специфікації материнської плати, ми бачимо список затемнених областей разом із більш вичерпною послідовністю потенційних конфігурацій:

Є плями для до 32 DIMM, що робить 16 на сокет. Залежно від того, скільки контролерів пам'яті має процесор, це може означати 8-канал і 2 DIMM на канал (DPC), або 4-канал і 4 DPC. Ніде не вказано максимальну підтримку DRAM на процесор, але DDR4 LRDIMM в даний час знаходиться на рівні 256GB / модуль, що означає потенційний максимум 4TB на процесор або 8TB на систему. Ми очікуємо, що Skylake-EP також буде підтримувати 3D XPoint на деякому етапі.

У цьому списку підтримки також згадується до пристроїв 12 SATA, до карт 3 FHHL та двох слотів PCIe x8, здатних підтримувати два модулі M.2 кожен. Ось ось, звідки входить той 8x M.2 - якщо ми отримуємо чотири з двох слотів PCIe x8, і комбінуємо це до чотирьох модулів прямого приєднання M.2, що складає вісім.

Блок-схему верхнього рівня також варто переглянути. Патрік із СТГ конкретно вказує на підтримку PCIe 3.0 для платформи:

Праворуч додайте всі номери PCIe, і мова йде про смуги 88 PCIe 3.0 або 44 на процесор. Це було б оновленням доріжок 40 на центральний процесор, які зараз є на Broadwell-EP. Також передбачено використання смуг PCIe із роз'ємами mini-SAS з лівого боку. Технічно BMC також вимагає посилання PCIe.

Тому, коли?

Враховуючи тривалий цикл продуктів платформ EP EP від ​​Intel та той факт, що хмарові постачальники Big Seven мають велике згортання щодо продажів, означає, що вони, швидше за все, тестують та інтегрують апаратне забезпечення нового покоління. Випуск для публіки та менших гравців у просторі OCP - довгий і повільний. Ми не очікуємо, що Skylake-E / EP вийде до 2017, якщо не рік тому, то інформація, безумовно, буде повільно горіти. Суперкомп'ютерна 2016 відбувається в штаті Юта через пару тижнів, і хоча ми не будемо там через планування, щось може вискочити з дерева. Ми будемо тримати очі очищеними.

джерело: Microsoft, Сервіруйте будинок

Галерея: Файл PDF Olympus Універсальна специфікація материнської плати

Галерея: Механічні специфікації PDF Olympus Server механічні

Залишити коментар

Цей сайт використовує Akismet для зменшення спаму. Дізнайтеся, як обробляються ваші дані коментарів.